एकीकृत परिपथ की डिजाइन

मुक्त ज्ञानकोश विकिपीडिया से
imported>अनुनाद सिंह द्वारा परिवर्तित ०७:०१, २४ सितंबर २०२१ का अवतरण
(अन्तर) ← पुराना अवतरण | वर्तमान अवतरण (अन्तर) | नया अवतरण → (अन्तर)
नेविगेशन पर जाएँ खोज पर जाएँ
किसी CMOS ऑपरेशनल ऐम्प्लिफायर का ले-आउट

एकीकृत परिपथ की डिजाइन (Integrated circuit design या IC design) इलेक्ट्रॉनिक इंजीनियरी का एक प्रभाग है जिसमें एकीकृत परिपथों की डिजाइन में प्रयुक्त तकनीकों का समावेश होता है।

डिजाइन के चरण

आई सी डिजाइन के प्रमुख चरण
Center

किसी एकीकृत परिपथ की डिजाइन में अनेकों चरणों से होकर जाना पड़ता है-

  1. Feasibility study and die size estimate
  2. Function analysis
  3. System Level Design
  4. Analogue Design, Simulation & Layout
  5. Digital Design, Simulation & Synthesis
  6. System Simulation & Verification
  7. Design For Test and Automatic test pattern generation
  8. Design for manufacturability (IC)
  9. Tape-in
  10. Mask data preparation
  11. Tape-out
  12. Wafer fabrication
  13. Die test
  14. Packaging
  15. Post silicon validation and integration
  16. Device characterization
  17. Tweak (if necessary)
  18. Datasheet generation (of usually a Portable Document Format (PDF) file)
  19. Ramp up
  20. Production
  21. Yield Analysis / Warranty Analysis Reliability (semiconductor)
  22. Failure analysis on any returns
  23. Plan for next generation chip using production information if possible

Roughly saying, digital IC design can be divided into three parts.

  • Electronic system-level design: This step creates the user functional specification. The user may use a variety of languages and tools to create this description. Examples include a C/C++ model, SystemC, SystemVerilog Transaction Level Models, Simulink and MATLAB.
  • RTL design: This step converts the user specification (what the user wants the chip to do) into a register transfer level (RTL) description. The RTL describes the exact behavior of the digital circuits on the chip, as well as the interconnections to inputs and outputs.
  • Physical design: This step takes the RTL, and a library of available logic gates, and creates a chip design. This involves figuring out which gates to use, defining places for them, and wiring them together.

ध्यान दें कि द्वितीय चरण (RTL design) से ही निर्धारित होता है कि चिप सही कार्य करेगी। तृतीय चरण (भौतिक डिजाइन) से परिपथ के कार्य (functionality) पर कोई प्रभाव नहीं पड़ता (यदि ठीक से डिजाइन हो, तो) किन्तु इस चरण का महत्व इस कारण है कि इस चरण से ही निर्धारित होता है कि चिप कितना 'तेज' काम करेगी और इसका खर्च कितना आयेगा।

सामान्य ऑपरेशनल ऐम्प्लिफायर ७१४ का ट्रांजिस्टर स्तर का परिपथ चित्र जिसमें इसके प्रमुख उपप्रणालियों को रंगीन बॉक्स से घेरकर दिखाया गया है। उदाहरण के लिए : साँचा:colorboxसाँचा:nbspधारा प्रतिबिम्बक (current mirrors); साँचा:colorboxसाँचा:nbspडिफरेन्शियल ऐम्प्लिफायर; साँचा:colorboxसाँचा:nbspक्लास A लब्धि चरण; साँचा:colorboxसाँचा:nbspवोल्टेज-स्तर परिवर्तक; साँचा:colorboxसाँचा:nbspआउटपुट चरण।

सन्दर्भ

बाहरी कड़ियाँ